在广泛应用中的物联网(IoT)电子产品的预计收入增长率将保持强劲增长，这些物联网(IoT)应用包括视觉对象识别，语音识别，机器自动化，健康和健身应用，环境和能源控制等。这些设计的关键组件是相关传感器和计算逻辑之间的模数转换(ADC，analog-to-digital conversion)功能。

Synopsys最近发布了一个在线网络研讨会，该网络研讨会提供了有关为物联网(IoT)设计选择ADC IP的架构要求和技术挑战的见解。Synopsys的模拟和无线IP产品营销经理Manuel Mota在开发物联网(IoT)解决方案时讨论了模拟传感器数据采集的工程设计权衡问题。

Manuel描述了物联网领域的产品差异化，从终端设备到传感器集线器(Hubs)。

在物联网(Iot)应用的端点处施加了非常严格的功耗限制，这个严格的功耗要求对ADC所要求的电源管理功能有所影响。成本和功耗限制正在推动多种知识产权(IP)的集成整合。 “55纳米工艺的器件是目前物联网(IoT)电子产品的热衷的工艺节点。但是随着40纳米非易失性存储器的推出，40nm工艺将很快成为首选节点。“，Manuel表示。而另一方面，要求高性能计算的物联网(IoT)应用正在寻求更加积极的工艺节点 - 然而，仍然需要为这些传感器集线器(Hubs)集成的ADC IP。

ADC架构

有几种ADC架构目前被业界所广泛使用 - 例如流水线型，闪存比较器，逐次逼近寄存器(SAR，successive approximation register)，Σ-Δ转换器。 “SAR架构是物联网(IoT)设计的合适选择，因为该架构能够在低功耗和高带宽之间保持适当的平衡。”Manuel强调说。

SAR ADC的功耗随采样率而变化。对于许多物联网(IoT)应用而言，适度的数据转换速率已足够了，从而节省功耗。

SAR ADC的框图如下所示。输入到ADC的传感器电压采样通过对n位寄存器输出进行n次连续比较。控制逻辑序列通过n个周期控制，其中SAR寄存器的每个位从MSB到LSB设置为“1”或“0”。

SAR的关键设计点是内部n位数模转换器(DAC)的实现。对于第一个周期，SAR MSB寄存器位设置为'1'，所有位先前已被清零。将DAC提供的相应电压(Vref / 2)与采样的传感器输入电压进行比较。基于比较器输出，MSB保持'1'(Vin> Vref / 2)或复位为'0'(Vin<vref p="" 2)。下一个周期以类似的方式评估(msb-1)位置处的比特值，重复vin与dac输出电压比较过程直至lsb比特位。下面显示了一个简单的4位比较序列。

SAR的关键特征是内部DAC的准确性。下面描述了一个简化图示，说明了DAC + 比较器中所使用到的缩放电容阵列。

采样过程中，传感器电压连接到所有电容处，将总电容充电至Vin。采集完成后，从MSB到LSB每个比特位电容都会依次切换。每个电容值的缩放提供了一个耦合事件，其大小是Vref的二分之一的n次幂，即从1/2下降到1 /(2 ** n)。比较器确定耦合转换是大于还是小于与Vin采样关联的原始存储电荷值。在比较器建立时间之后，在评估下一个比特位之前，SAR寄存器比特值保持为'1'或重置为'0'。

与制造DAC电容器阵列有关的制造变化。 SAR控制逻辑可能会包含一个校准模式来提供误差补偿。

SAR ADC IP还可能集成一个低压差(LDO)稳压器，以将SAR ADC IP与SoC电源噪声隔离。

Manuel 还描述了在ADC中实现的额外功率状态，以符合聚焦功耗降低的设计重点。下图说明了从简单的控制逻辑选通到完全深度睡眠状态的功率状态，其中包括采样率的示意图，还包括电源门控恢复后的重新校准。

物联网（IoT）ADC的设计挑战

Manuel描述了将传感器连接到ADC的一些工程设计中的权衡。

1.传感器的输出电阻

高传感器的输出电阻的后果是对ADC的输入电容充电导致的一个较长的时间常数 - 或者需要更长的采样时间，或者缓冲器将需要被插入在传感器和ADC输入端之间，这种设计将对IP的面积和功率产生影响。

2.传感器电压偏移

通常，ADC的Vref被编程为匹配传感器的Vin电压范围。然而，有限的幅度摆幅的传感器可能需要插入一个放大器以实现所需的分辨率，并对面积，功率和Vin噪声幅度等产生影响。

3.传感器噪声电压

　说到传感器的输入噪声，如果传感器数据采集速率允许，物联网(IoT)设计实现可能会选择追求过采样率来平均掉输出噪声。

ADC集成选项

ADC的电气和架构集成都存在挑战。从电气上讲，ADC IP应与SoC上的其他噪声源隔离。内部LDO提供电源隔离。Manuel还建议关注接地面上和衬底的基底噪声源 - 其中的一个选择是从IoT SoC系统时钟移位采样间隔，以尽量减少暴露于从数字开关活动的接地反弹噪声的影响。

在架构上，物联网(IoT)设计人员面临着SoC封装引脚的折衷，要观察的传感器数量以及(可能)需要进行高速数据采集。下图显示了传感器多路复用和采样率交错的双ADC的几种拓扑结构。

设计中需要对ADC输出的结构设计的权衡，而在SoC内的内部总线通信流量方面的设计可能需要结合一个本地FIFO存储器，然后从传感器(S)发送突发数据。

以上就是汉码未来今天给大家分享的文章，想了解更多关于物联网嵌入式的相关内容，可以登录汉码未来官网咨询，5人小班，全程面授，主打物联网嵌入式（人工智能）、Java全栈开发、鸿蒙应用开发、Linux云计算SRE工程师、C/C++、AI人工智能大模型算法、游戏开发、Web前端开发、Python大数据、PHP等学习进修，有专业的授课老师为你答疑解惑。